臺積電近期在歐洲開放創新平臺論壇上宣布了一項重要進展，其第二代2納米級制程技術N2P和N2X已準備好迎接電子設計自動化（EDA）工具和第三方IP模塊的支持。這一消息標志著芯片設計廠商可以開始基于臺積電的最新生產節點進行芯片開發，充分利用GAA晶體管架構和低電阻電容器的優勢。
據悉，Cadence、Synopsys、Siemens EDA和Ansys等主要EDA工具供應商已經為臺積電的N2P制造工藝做好了準備。這些工具已經通過了N2P工藝開發套件（PDK）版本0.9的認證，這一版本被認為足夠成熟，因為N2P工藝預計將于2026年下半年投入大規模生產。
各種第三方IP供應商，包括臺積電本身、Alphawave、ABI、Cadence、Synopsys、M31和Silicon Creations，已經提供了預硅設計套件，其中包括標準單元、GPIO、SRAM編譯器、ROM編譯器、內存接口、SerDes和UCIe產品。這些IP模塊將使芯片設計廠商能夠更高效地開發基于N2P和N2X技術的芯片。
臺積電N2系列工藝技術相較于前代有了顯著的增強，主要得益于納米片全柵極（GAA）晶體管和超高性能金屬-絕緣體-金屬（SHPMIM）電容的引入。納米片GAA晶體管可以根據需要調整通道寬度，以實現高性能或低泄漏操作，而SHPMIM電容則能夠增強電源穩定性并促進片上解耦。據臺積電介紹，SHPMIM電容的容量密度是其前代的兩倍以上，同時還將Rs片狀電阻和Rc通孔電阻降低了50%。
與第一代N2工藝相比，N2P在功耗和性能上都有所提升。在相同頻率和晶體管數量下，N2P的功耗可降低5%-10%；在相同功耗和晶體管數量下，其性能可提高5%-10%。而N2X則擁有更高的FMAX電壓，專為數據中心CPU、GPU和專用ASIC設計，能夠提供更好的性能。值得注意的是，N2P和N2X在IP層面是兼容的，這意味著使用N2X的公司無需重新開發為N2P設計的任何東西。
臺積電去年曾在歐洲OIP論壇上透露，其N2工藝技術的生態系統正在發展中，EDA工具和部分第三方IP已經通過了認證。而在今年的OIP活動上，臺積電宣布了一個重要里程碑：主要供應商的所有EDA程序不僅通過了初代N2的認證，還通過了改進版本N2P的認證。這一進展表明，臺積電及其合作伙伴正在按計劃推進N2系列工藝技術的開發。
雖然一些擁有早期PDK和預生產EDA工具的臺積電密切合作伙伴已經設計了基于N2系列工藝技術的處理器（如蘋果），但資源有限的小型芯片設計公司仍需等待兼容的EDA程序和IP模塊的開發。然而，隨著N2P工具的0.9v PDK版本的提供，這些公司現在可以更加確信地開始他們的設計工作了。
