公布Zen CPU架構(gòu)路線圖的同時(shí)，AMD還展示了EPYC霄龍數(shù)據(jù)中心的路線圖，基本上和架構(gòu)同步推進(jìn)，產(chǎn)品也是越來越豐富。
Zen1、Zen2時(shí)代，霄龍7001系列、霄龍7002系列都只有一條產(chǎn)品線，通用于各種場(chǎng)景。
Zen3時(shí)代，霄龍7003系列除了通用的Milan，還增加了Milan-X，堆疊加入3D V-Cache緩存，針對(duì)計(jì)算和數(shù)據(jù)庫(kù)優(yōu)化。
Zen4時(shí)代，霄龍7004系列將有四個(gè)不同方向：
“Genoa”(熱那亞)：通用，臺(tái)積電5nm，SP5新接口，最多96核心192線程，12通道DDR5內(nèi)存，PCIe 5.0總線，支持CXL高速總線，2022年第四季度發(fā)布。
“Genoa-X”：類似Milan-X，也是疊加3D V-Cache緩存，加上三級(jí)緩存合計(jì)最大容量1+GB，2023年發(fā)布。
“Bergamo”(貝爾加莫)：面向云存儲(chǔ)和計(jì)算領(lǐng)域，密度比現(xiàn)在增加一倍。可能使用臺(tái)積電4nm，SP5接口，最多128核心256線程，也有12通道DDR5、PCIe 5.0、CLX，2023年上半年發(fā)布。
“Siena”(錫耶納)：首次公布，面向智能邊緣計(jì)算和通信基礎(chǔ)設(shè)施，成本更低。Zen4c架構(gòu)，最多64核心128線程，特別優(yōu)化能效比。2023年發(fā)布。
Zen5時(shí)代，霄龍7005系列，目前只公布了一款通用型的產(chǎn)品“Turin”(都靈)，預(yù)計(jì)采用臺(tái)積電4nm工藝。
從路線圖上看，Zen5類似于Zen4，也會(huì)有Zen5、Zen5 V-Cache、Zen5c三種架構(gòu)變種，還有3nm工藝，預(yù)計(jì)產(chǎn)品線至少會(huì)和Zen4時(shí)代類似，只會(huì)多不會(huì)少。
按照AMD的說法，Zen4相比于Zen3預(yù)計(jì)會(huì)帶來8-10％ IPC提升、超過15％單核性能提升、超過35％多核性能提升、超過25％能效提升、25％每核心內(nèi)存帶寬提升，并加入AI、AVX-512指令集。
Zen5架構(gòu)會(huì)全新設(shè)計(jì)，包括增強(qiáng)性能和能效、重新梳理前端和發(fā)射、集成AI和ML優(yōu)化。
