瀾起科技近日正式揭曉了其最新的技術(shù)突破，成功研發(fā)出面向未來的PCIe 6.x/CXL 3.x Retimer芯片，并已順利向客戶交付樣品，同時，該公司正加速推進PCIe 7.0 Retimer芯片的研發(fā)進程。
這款創(chuàng)新的Retimer芯片，專為通用服務(wù)器、人工智能服務(wù)器、有源線纜（AEC）以及存儲系統(tǒng)等多樣化應(yīng)用場景設(shè)計。瀾起科技不僅提供了基于該芯片的參考設(shè)計方案和評估板，還配套了全面的技術(shù)支持服務(wù)，包括專用軟件，以滿足客戶的全方位需求。
該芯片全面符合PCIe 6.x和CXL 3.x的最新技術(shù)規(guī)范，采用了行業(yè)標準的封裝技術(shù)。在與CPU、測試設(shè)備及終端設(shè)備的互操作性測試中，該芯片表現(xiàn)卓越，進展順利。
瀾起科技的PCIe 6.x/CXL 3.x Retimer芯片，憑借其16通道的出色設(shè)計，實現(xiàn)了數(shù)據(jù)傳輸速率的顯著提升，最高可達64GT/s，相較于PCIe 5.0標準，數(shù)據(jù)傳輸能力翻倍。
該芯片的核心競爭力在于瀾起科技自主研發(fā)的PAM4 SerDes IP技術(shù)，這一技術(shù)不僅支持低傳輸時延，還具備高達43dB的鏈路預算，確保了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和高效性。
瀾起科技通過創(chuàng)新的DSP架構(gòu)，有效解決了PCIe 6.x系統(tǒng)中常見的串擾和反射等設(shè)計難題。該芯片還支持增強的鏈路訓練特性和先進的遙測功能，能夠?qū)崿F(xiàn)對鏈路的全面監(jiān)控和故障精準診斷，進一步提升了系統(tǒng)的可靠性和穩(wěn)定性。
